高穩(wěn)定度鎖相環(huán)設(shè)計(jì)探討論文
【摘要】在當(dāng)前形勢下，隨著通信及電子系統(tǒng)的發(fā)展，鎖相環(huán)電路廣泛應(yīng)用于廣播通信、頻率合成、自動控制及時鐘同步等技術(shù)領(lǐng)域。鎖相環(huán)電路是無線收發(fā)系統(tǒng)的重要組成部分，為適應(yīng)無線通信技術(shù)的進(jìn)步，近年來發(fā)展十分迅速。本文介紹一種高穩(wěn)定度和相位噪聲的鎖相環(huán)設(shè)計(jì)，其包括器件的選取、環(huán)路的設(shè)計(jì)、軟件的編寫以及電路的測試和應(yīng)該注意的問題。
【關(guān)鍵詞】鎖相環(huán)；高穩(wěn)定度；相位噪聲
一、引言
本文介紹一種高穩(wěn)定度和相位噪聲的鎖相環(huán)設(shè)計(jì)，適用于對頻率源指標(biāo)要求較高，鎖定時間要求較低的場合，而且相對于單個高穩(wěn)定度和相位噪聲的頻率源來說成本較低。
鎖相環(huán)電路是一種以消除頻率誤差為目的的反饋控制電路，它的基本原理是利用相位誤差電壓取消除頻率誤差，所以當(dāng)電路達(dá)到平衡之后，雖然有剩余相位誤差存在，但頻率誤差可以降低到零，從而實(shí)現(xiàn)無頻差的頻率跟蹤和相位跟蹤。而且鎖相環(huán)電路還具有科研不用電感線圈、易于集成化、性能優(yōu)越等許多有點(diǎn)，因此廣泛用于通信、雷達(dá)、制導(dǎo)、導(dǎo)航、儀表和電機(jī)都方面。
圖1是一個鎖相環(huán)的構(gòu)成框圖，PLL電路基本上由下述三大部分組成：
鑒相器鑒相器用于檢測兩個輸入信號的相位差；環(huán)路濾波器是將鑒相器輸出含有紋波的電流信號平均化，將此變換為交流成分少的直流信號的低通濾波器。環(huán)路濾波器除濾除紋波功能外，還有一種重要作用，即決定穩(wěn)定進(jìn)行PLL環(huán)路控制的傳輸特性；壓控振蕩器就是用輸入直流信號控制振蕩頻率，他是一種可變頻率振蕩器。
隨著電子技術(shù)的發(fā)展，要求信號的頻率越來越穩(wěn)定，一般的振蕩器已經(jīng)不能滿足要求，于是出現(xiàn)了高準(zhǔn)確度和高穩(wěn)定度的時鐘振蕩源。但是高穩(wěn)定度的時鐘振蕩源價(jià)格比較昂貴，對于成本的節(jié)約上有很大的限制。于是利用鎖相環(huán)技術(shù)產(chǎn)生高精度高穩(wěn)定度的頻率源應(yīng)運(yùn)而生，只需要一個成本不高的時鐘源和一個高穩(wěn)晶振就可以實(shí)現(xiàn)高精度和高穩(wěn)定度的時鐘頻率輸出，圖2是一個高穩(wěn)定度鎖相環(huán)的框圖電路。
二、電路框圖
本文利用的是單片機(jī)STC12C5410AD和鑒相器芯片ADF4001以及一個高穩(wěn)壓控晶振實(shí)現(xiàn)鎖相環(huán)電路，電路框圖如圖3所示。
1.器件選擇
單片機(jī)用普通的單片機(jī)即可，本設(shè)計(jì)使用的是STC系列單片機(jī)，也可以使用51系列的單片機(jī)；ADF4001是AD公司的一款鑒相器芯片，最大輸出頻率可到200MHz，它內(nèi)部含有一個13位、一個14位的分頻器，可以對輸入頻率進(jìn)行分頻，使鑒相頻率一致；高穩(wěn)定度的壓控晶振可以自己選擇，適合自己要求的，表1是我們自己選擇的恒溫晶振部分指標(biāo)。
2.環(huán)路設(shè)計(jì)
環(huán)路濾波器的設(shè)計(jì)是鎖相環(huán)的重點(diǎn)，它決定了鎖相環(huán)的指標(biāo)好壞。環(huán)路濾波器的設(shè)計(jì)關(guān)鍵在環(huán)路帶寬上，環(huán)路帶寬會影響鎖定時間、相位噪聲和短穩(wěn)等指標(biāo)。環(huán)路帶寬與鎖定時間成反比關(guān)系；大于環(huán)路帶寬部分的相位噪聲由晶振決定，小于環(huán)路帶寬部分的相位噪聲由參考信號決定。環(huán)路濾波器的設(shè)計(jì)方法比較多，各有優(yōu)勢，下面是本設(shè)計(jì)采用的參數(shù)計(jì)算方法，環(huán)路帶寬設(shè)置為0.5Hz、相位裕度45°，鑒相頻率100kHz。采用三階無源濾波器。圖4是我們的三階無源濾波器電路。
首先已知相位裕度φ、參考頻率fc、鑒相頻率fcomp、壓控靈敏度Kv、鑒相靈敏度Kφ、輸出頻率fout、時間常數(shù)T31（取0到1之間）。
根據(jù)以上公式和已知條件，即可計(jì)算除電路中各個元器件的'值。當(dāng)然這只是一種環(huán)路濾波器的計(jì)算方法，也可以使用AD公司提供的ADIsimPLL軟件進(jìn)行計(jì)算，各有優(yōu)缺點(diǎn)。
一般環(huán)路濾波器首選無源濾波器，因?yàn)闊o源濾波器相對于有源濾波器來說，引入的相位噪聲更小一點(diǎn)。除非壓控電壓超出了無源濾波器的輸出電壓范圍，我們才選擇有源濾波器。
3.注意問題
�。�1）電源
因?yàn)槲覀兪褂玫氖歉哽`敏度的壓控晶振，對電壓特別敏感，所以在處理電源濾波上要非常到位，特別是ADF4001的供電電壓必須適用穩(wěn)定度高的穩(wěn)壓器，因?yàn)楣╇婋妷褐苯佑绊懫骷䞍?nèi)部電荷泵的電流，從而影響環(huán)路輸出電壓，導(dǎo)致晶振輸出穩(wěn)定度變差。我們在鑒相器電源引腳一次放置0.1uF、0.01uF、100pF的電容，最大限度濾除電源線上的干擾。還在電源線上串一個小電阻，進(jìn)一步對噪聲進(jìn)行隔離。
（2）VCO的輸出功率分配
VCO的輸出通過一個簡單的電阻網(wǎng)絡(luò)，將各個端口匹配到50歐姆，如圖所示，利用三個18歐姆的電阻組成的T型網(wǎng)絡(luò)完成。這樣做會使B點(diǎn)和C點(diǎn)的功率比A點(diǎn)的功率低6dB，設(shè)計(jì)中應(yīng)該注意。圖5是輸出功率的電阻分配圖。
總之，要取得良好的相位噪聲和短穩(wěn)，要在各個方面進(jìn)行改進(jìn)，還應(yīng)該注意以下的問題：
1）PLL芯片工作的電源紋波足夠低——不會惡化噪聲基底
2）PLL芯片的RF反饋輸入（VCO的輸出）具有合適的驅(qū)動能力——不容許計(jì)數(shù)器錯誤計(jì)數(shù)
3）PLL芯片的REF參考輸入具有合適的驅(qū)動能力——不容許計(jì)數(shù)器錯誤。
4）PLL環(huán)路濾波器的電阻不會增加任何額外噪聲——不高于熱噪聲
5）VCO的工作電壓紋波足夠小——不會惡化由于頻率牽引引起的相位噪聲。
6）環(huán)路濾波器屏蔽足夠好——VCO控制線上不會串入其他干擾信號，防止來源于數(shù)字電路的窄脈沖信號出現(xiàn)在濾波器的輸入端并直接耦合到輸出端。
三、測試結(jié)果
經(jīng)過不斷的調(diào)試，測試結(jié)果如表2
由測試結(jié)果科研看出，經(jīng)過鎖相環(huán)之后，穩(wěn)定度和相位噪聲的指標(biāo)跟晶振的指標(biāo)基本一致，改善了時鐘源的指標(biāo)。
四、結(jié)束語
本文所設(shè)計(jì)的高穩(wěn)定度和相位噪聲的鎖相環(huán)設(shè)計(jì)，適用于對頻率源指標(biāo)要求較高，鎖定時間要求較低的場合，而且相對于單個高穩(wěn)定度和相位噪聲的頻率源來說成本較低。由于本人水平有限以及研究場合等因素制約，難免會存在一些瑕疵，仍需近深入研究，來實(shí)現(xiàn)進(jìn)一步的完善和提高。
參考文獻(xiàn)
姜艷波，等編著.穩(wěn)態(tài)電路與鎖相環(huán)電路實(shí)例——CMOS數(shù)字集成電路應(yīng)用百例.化學(xué)工業(yè)出版社，2009—05.
黃智偉.鎖相環(huán)與頻率合成器電路設(shè)計(jì).西安電子科技大學(xué)出版社，2008—10.
F.M.Gardner，Phaselock Techniques，2nd ed.，Wiley，New York，1979.
【高穩(wěn)定度鎖相環(huán)設(shè)計(jì)探討論文】相關(guān)文章：
高穩(wěn)定度和相位噪聲的鎖相環(huán)設(shè)計(jì)論文11-17
高穩(wěn)定度半導(dǎo)體激光器恒電流研究論文10-26
庭院設(shè)計(jì)探討論文11-11
標(biāo)志色彩設(shè)計(jì)探討的論文11-10
邊坡工程穩(wěn)定性探討論文范本05-20
探討家具設(shè)計(jì)的創(chuàng)新設(shè)計(jì)論文11-17
高鐵工程物資采購管理探討論文12-19
車輛造型設(shè)計(jì)探討論文11-10
高填方路基施工管理技術(shù)探討論文12-21